HHGrace（华虹）成熟制程 MPW shuttle RFQ 接收中

Start an MPW RFQ without GDS

What to prepare before sharing layout files: node, process family, die estimate, samples, package/test assumptions, timeline and NDA/PDK status.

What drives an MPW quote?

How wafer access, shared-reticle use, die area, package, wafer probe, final test, schedule and readiness gaps affect the quote path.

MPW timeline and shuttle planning

How an outline RFQ moves through process-fit, NDA/PDK path, partner review, shuttle planning, package, probe and sample delivery.

Who can screen HHGrace MPW requirements?

How to prepare a non-confidential HHGrace mature-node MPW brief before final route, quotation, schedule and NDA/PDK path are confirmed.

整理可评审的 MPW brief

您提供节点范围、工艺类型、die 面积估算、样品目标、时间线和应用背景。MST 将首轮 brief 整理为便于工艺匹配、合规和伙伴评审的材料。

把封装、probe 和测试纳入范围

MST 帮助尽早定义封装假设、wafer probe、表征、样品数量、可靠性预期和物流需求，让 RFQ 更接近真实项目成本。

协调可执行的下一步

范围明确后，MST 准备伙伴评审包，梳理 NDA/PDK 路径要求，并为原型项目协调下一步实际动作。

找到真正能进入评审的路径

MST 帮助把买方需求转成晶圆厂或合格合作方首先需要的信息：客户背景、国家/最终用途、节点范围、工艺类型、die 面积估算、样品目标、封装/测试假设、时间线和希望回复的问题。

区分设计准备度问题和入口问题

有些项目卡在设计准备度，有些卡在资格、PDK/NDA 路径、工艺假设缺失或评审 owner 不清楚。MST 在公开入口不收敏感文件的前提下识别这些缺口。

为产能、封装和测试讨论做好准备

MPW 窗口和实际可用产能取决于工艺适配、die 面积、封装/测试需求、评审时间和合作方确认。MST 把 wafer access、封装、probe、测试、样品和物流放在同一个首轮评审范围里。

返回清晰的伙伴评审包

MST 返回缺失项、工艺适配问题、NDA/PDK checklist、封装/测试 checklist、风险说明和下一步 owner，让项目进入合格评审，而不是停留在不清楚的邮件沟通里。

您知道芯片目标，但还不确定准确路线

如果已有应用方向、粗略节点范围、工艺类型、die 面积估算或客户时间节点，但还不能交付完整设计文件，可以先用 MST 整理成可评审 MPW RFQ。

项目不只是普通 digital CMOS

模拟、混合信号、RF、高压、BCD、eNVM、传感器接口和工业控制 ASIC 想法，需要先做工艺族筛选，而不只是报一个节点数字。

您需要先定义完整原型服务链

MST 帮助把封装、wafer probe、表征、样品物流和 MPW 后学习结果放进首轮评审包，避免报价只停留在 wafer 价格。

您需要考虑地域、资格和路径

对非美国、非欧盟、高校、设计服务、创业公司和工业团队来说，第一步常常是资格、NDA/PDK 路径、出口背景和商务交接问题。

3 步 MPW 适配检查

回答工艺适配、原型范围和合规边界的概要问题，然后带着非保密答案打开 MPW RFQ 表单并自动预填。

MPW 光罩与晶圆规划器

把多个项目打包进同一共享光罩，模拟晶圆 step-and-repeat，估算 gross/good dies 和各项目按面积分摊的成本。

MPW 原型成本估算器

估算每片晶圆 gross dies、共享光罩占比、成熟制程指示性成本区间、shuttle 时间和 tapeout 准备度。

本地 GDSII 检查器

在浏览器本地检查 .gds 文件的 top cell、die 尺寸、图层列表、cell tree 和元素数量。文件不上传，只用 metadata 生成非机密 RFQ 摘要。

非欧美 MPW 入口地图

中立、带来源的 MPW 路线对比，覆盖 MOSIS、Europractice、Muse、IMEC 等选项，重点回答非美国/非欧盟团队实际能走哪条入口。资格、价格模型和 access gate 均按来源日期标注。

把模糊制造问题变成可评审 RFQ

在任何保密设计交换之前，我们帮助结构化节点范围、工艺类型、粗略 die 面积、样品数量、目标时间和最终用途背景。

定义封装、wafer probe 和表征需求

封装假设、die 尺寸、pad 数、样品数量、测试覆盖和可靠性预期，应在正式报价路径前可见。

逐案确认路线、价格、周期和边界

MST 协调 RFQ 路线，但最终能力、商业条款、时间线和验收标准都需要合格伙伴确认。

协调商业步骤、样品和采购需求

路线确认后，MST 可支持 PI/付款协调、样品运输沟通，以及相邻 BOM、测试附件或小批量采购需求。

MST 开启成熟制程 MPW RFQ 协调

正式服务说明：MST 面向成熟制程 MPW RFQ 提供资格筛选、服务链协调和伙伴路由支持。

不提交 GDS 的 MPW RFQ

第一步需要提交什么：节点、工艺类型、芯片面积、数量和时间线 - 入口阶段不提交设计 IP。

0.35um-40nm 成熟制程范围

如何描述节点范围、特殊工艺选项，以及需要伙伴确认的可行性。

准备度、PDK、NDA、成本和时间线

从概要 RFQ 到 NDA/PDK 路径、成本因素和 shuttle 规划的实用清单。

模拟、BCD、高压和 RF MPW

在伙伴复核前如何描述电压、RF、无源器件、BCD、封装和测试需求。

封装、晶圆测试和测试计划

为什么晶圆测试、封装、样品数量、可靠性和物流应进入第一版 RFQ。

MPW 流片报价指南

中文说明：成熟制程 MPW、是否需要 GDS、PDK/NDA、封装测试和亚洲协调入口。

海外团队如何在共享 GDS 前启动成熟制程 MPW RFQ？

面向非美国、非欧盟、高校、设计服务公司和工业芯片团队的第一步指南：如何用 outline-first 方式启动 MPW 路径。

Multi-Project Wafer (MPW) Shuttle：首次流片完整指南

共享光罩 MPW、首次硅片规划、设计交付和非保密 intake 边界的总览指南。

芯片 tapeout 中的 MPW 是什么？

面向刚开始了解 MPW 的团队，说明共享晶圆原型硅片与专用量产 mask 路线的区别。

MPW vs Full Mask：应该选择哪种 tapeout 路线？

从原型学习、成本、排期控制、设计成熟度和后续量产准备度比较两条路线。

芯片流片多少钱？MPW 与 full mask 的成本驱动因素

说明 mask set、die 尺寸、晶圆数量、封装、probe 和排期假设如何影响早期成本讨论。

MPW tapeout 成本：报价由什么驱动？

更偏 RFQ 的成本指南，覆盖节点、工艺选项、die 面积、共享光罩利用率、封装、probe、测试和排期。

如何 tapeout 一颗芯片：first silicon 检查清单

覆盖规格、PDK/NDA 路径、验证、GDS/OASIS 准备度和 RFQ 范围的 first-silicon 清单。

PDK、NDA 和 GDS：MPW tapeout 前会发生什么？

解释为什么第一轮 RFQ 不应要求设计文件，以及概要筛选应如何先于受控 PDK/GDS 交换。

MPW 时间线：从概要 RFQ 到 shuttle 规划

从概要 RFQ、工艺匹配、NDA/PDK 路径，到 shuttle 规划、wafer run、封装、probe、测试和物流的排期地图。

MST 如何准备成熟节点 MPW foundry-review packet

说明 MST 在合格伙伴评审前如何准备非保密结构化材料，包括工艺匹配、NDA/PDK 路径、封装/测试范围和请求回复。

亚洲成熟节点 MPW RFQ：NDA 前可以讨论什么？

面向亚洲成熟节点 RFQ 的安全披露指南：哪些可以公开讨论，哪些必须等 NDA 和伙伴确认路径。

MPW 准备度报告示例：MST 在伙伴评审前检查什么

示例报告结构，覆盖 intake 完整度、工艺匹配、NDA/PDK 路径、封装测试范围、合规背景和下一步评分。

MPW Readiness Checker: What to Review Before Partner RFQ

How to use MST's readiness checker to turn an early prototype request into a structured gap list before partner RFQ.

MPW RFQ Pack Builder: How to Prepare a No-GDS First Brief

A practical guide to preparing a non-confidential MPW first brief covering process, die area, package, test, timeline and end use.

GDS/OASIS Handoff Manifest: What to Inventory Before Controlled Delivery

What to inventory before controlled GDS/OASIS delivery after NDA, PDK context and route instructions are clear.

PDK and Foundry Requirement Checklist Before MPW Review

How to separate public planning questions from NDA-gated PDK, DRC/LVS, package/test and route-review requirements.

MPW Prototype Estimator: Die Count, Cost Drivers and RFQ Readiness

How to interpret early die-count and cost-driver estimates before partner-confirmed MPW review.

Sample MPW Readiness Report for a 180nm Mixed-Signal Prototype

An illustrative, non-confidential sample report showing readiness score, process-fit questions, package/test gaps and next steps.

Sample Foundry-Review Packet for Mature-Node MPW

An illustrative, non-confidential partner-review packet covering customer context, process request, package/test scope and requested response.

Sample No-GDS MPW RFQ Brief: What to Send First

A public-intake example showing what overseas teams can send first without sharing GDS, PDK files or design IP.

MPW tapeout 的 GDSII、DRC 和 LVS 要求

解释后续设计规则检查和版图交付事项，同时明确 MST intake 仍从无设计 IP 的需求开始。

eFabless 之后的 Sky130 与开源 silicon MPW 选项

梳理开源 silicon 路线，以及它们与伙伴确认的商业 MPW 审核路径有何不同。

亚洲 MPW 入口：海外 fabless 团队应准备什么

面向比较亚洲友好 MPW 路线的海外团队，整理文件、准备事项和伙伴入口 gate。

MOSIS 和 Europractice 替代路线：非美国、非高校团队的 MPW 入口问题

为不适合美国、欧洲或高校 shuttle 项目的团队，提供一个务实的路线比较框架。

MPW 节点选择：0.35um、180nm、65nm、40nm 和 28nm 取舍

在伙伴确认真实工艺匹配和排期前，如何描述成熟节点和 advanced-edge 需求。

从 MPW 到 engineering run 和量产：first silicon 后发生什么？

说明 first silicon 之后验证、封装测试规划、工程批和量产风险会如何变化。

FPGA 到 ASIC：什么时候原型应转向 MPW

帮助团队判断从可编程原型走向 ASIC 可行性和 first-silicon 规划的时机。

一次 MPW shuttle 能拿到多少 die？

解释晶圆尺寸、光罩利用、die 尺寸、划片道、良率假设和封装需求如何影响 die 数量。

MPW 不只是一次 wafer run

真实原型路径通常包括需求 brief、工艺匹配、NDA/PDK 路径、设计签核、shuttle 排期、tapeout package、wafer run、划片、封装、wafer probe、final test、样品物流和 first silicon 学习。

中间层价值是降低不确定性

MST 的价值是把模糊制造需求变成可评审 brief，识别缺失范围，准备伙伴问题，协调商务步骤，并让封装、测试和物流从一开始就可见。

瓶颈通常不只在 wafer 价格

常见瓶颈包括工艺匹配不清、PDK/NDA access、封装/测试规划太晚、die 或 pad 假设缺失、排期不确定、资格门槛、跨境付款和样品物流。

准备工具最适合放在伙伴评审前后

工具可以标准化 RFQ 输入、提出缺失工艺问题、评估报价准备度、生成封装/测试 checklist、总结伙伴评审包，并整理 MPW 后测试证据用于下一轮 engineering run。

商业范围取决于项目工作量

经评审的 MPW 路径可能包括 RFQ 筛选、技术协调、文档准备、封装/测试/寻源协调、伙伴路由和项目跟进。具体范围逐案确认。

MST 帮助澄清的项目痛点

很多团队仍难以比较不同路径的准入资格、真实总成本、封装/测试选项、排期风险和安全无 IP 入口。MST 帮助把这些问题整理成更清晰的首轮 RFQ 路径。

180nm 混合信号传感器 ASIC

客户提供: 客户提供目标节点范围、模拟/混合信号功能、粗略 die 面积、样品数量、封装偏好、测量目标和最终用途背景。

MST 返回: MST 返回缺失问题、可能的工艺族匹配、封装/probe/测试 checklist、NDA/PDK 路径说明和伙伴评审准备度。

后续受控路径: GDS、原理图、网表、PDK 文件和详细电路实现不进入公开入口，只在受控路径明确后再交换。

350nm 高压 / BCD 原型

客户提供: 客户提供电压等级、器件选项假设、pad/封装方向、die 尺寸范围、安全或工业控制用途、目标样品和时间线。

MST 返回: MST 标记工艺适配不确定点、需要伙伴回答的问题、封装和可靠性假设、合规背景以及报价准备度缺口。

后续受控路径: 准确器件栈、专有电路细节、版图文件和伙伴特定设计规则，应等待 NDA/PDK 和合格技术评审。

65/55nm RF 或 eNVM 可行性询问

客户提供: 客户以非保密方式提供 RF 频段或存储需求、可接受节点范围、粗略 die 面积、封装/测试假设和排期压力。

MST 返回: MST 区分公开规划问题和 NDA 后问题，并准备以可行性、入口路径和缺失假设为核心的伙伴评审包。

后续受控路径: 模型文件、IP block、专有版图、性能敏感原理图和工艺特定数据，应进入后续受控交换。

提供能支持路由判断的事实

• 目标节点或范围，例如 180nm BCD、350nm 高压、65/55nm RF，或注明不确定。
• 工艺类型、预估 die 面积区间、目标 tapeout 时间窗口和原型样品数量。
• 封装、wafer probe、表征、样品目的地和最终用途背景。
• PDK/NDA 状态，以及是否需要在分享设计细节前先获得伙伴确认后的下一步。

设计细节应在评审路径明确后再进入

• GDS、OASIS、网表、RTL、源代码、PDK 文件和专有原理图，应进入后续 NDA 管控路径。
• 准确 slot、排期和价格应基于已定义范围的案例评审，而不是根据一句话需求猜测。
• 出口、客户、国家/地区和最终用途背景应尽早可见，便于选择正确评审路径。
• 如果只知道目标应用和粗略节点，MST 可以先帮您整理成第一版 checklist。