BCD vs eFlash vs Logic CMOS vs SiGe BiCMOS: Which Process Fits Your Chip?

先看结论

BCD vs eFlash vs Logic CMOS vs SiGe BiCMOS: Which Process Fits Your Chip?

MST 把 MPW 作为专门面向 RFQ 协调的路径：先准备节点、工艺家族、die 面积、封装、测试、时间线和最终用途，再确认 PDK、NDA、排期与伙伴匹配，设计 IP 不应在首轮 intake 阶段交换。

这篇内容适合解决什么问题

• 判断一个 MPW 想法是否已经足够清楚，可以进入首轮 RFQ 准备。
• 把节点、工艺家族、die 面积、样品数量、封装、测试和时间线先整理出来。
• 识别哪些问题必须等 NDA、PDK 或合作方审核后才能确认。

提交前应准备的信息

• 目标节点或节点范围，例如 0.35um、180nm、130nm、65/55nm、40nm 或不确定。
• 工艺类型、应用场景、粗略 die 面积、目标样品数量、封装和 wafer probe/test 假设。
• 客户国家、最终用途、期望时间线，以及是否已有 PDK、DRC/LVS 或 tapeout package。

公开入口不要提交什么

• 不要在首轮公开表单上传 GDS、OASIS、网表、RTL、源代码、PDK 文件或专有设计 IP。
• 不要把具体 foundry 名称、价格或 shuttle slot 当成已确认事项；这些都需要逐案确认。
• 敏感用途、受限国家、出口或客户背景不清的项目，应先进入人工审核。

MST 如何帮助推进

• MST 将模糊需求整理成可评审 brief，标出缺口、风险、NDA/PDK 路径和封装测试问题。
• 路线、排期、价格和能力边界只在合格伙伴确认后推进，不在官网做过度承诺。
• 如果需求还不完整，可以先使用 MPW 工具和 readiness checklist，再提交 RFQ。