BCD vs eFlash vs Logic CMOS vs SiGe BiCMOS: Which Process Fits Your Chip?

まず結論

BCD vs eFlash vs Logic CMOS vs SiGe BiCMOS: Which Process Fits Your Chip?

MST は MPW を purpose-built な RFQ 調整ルートとして扱います。まずノード、プロセスファミリ、die 面積、パッケージ、テスト、日程、最終用途を整理し、その後 PDK、NDA、スケジュール、パートナー適合を確認してから設計 IP を扱います。

このページで判断できること

• MPW の構想が一次 RFQ 準備に十分な情報を持っているかを確認します。
• ノード、プロセス、die 面積、サンプル数、パッケージ、テスト、日程を整理します。
• 公開で話せる内容と、NDA、PDK、partner review 後に確認すべき内容を分けます。

送信前に整理する情報

• 対象ノードまたは範囲。例: 0.35um、180nm、130nm、65/55nm、40nm、未定。
• プロセス種別、用途、概算 die 面積、サンプル数、パッケージ、wafer probe/test の仮定。
• 顧客国、最終用途、希望日程、PDK、DRC/LVS、tapeout package の状態。

公開フォームに送らないもの

• 初回フォームに GDS、OASIS、netlist、RTL、source code、PDK ファイル、設計 IP をアップロードしないでください。
• foundry 名、価格、shuttle slot は未確認事項として扱い、案件ごとに確認します。
• 国、用途、輸出に関わる敏感な案件は manual review が必要です。

MST が支援すること

• MST は曖昧な要件を reviewable brief に整理し、不足、リスク、NDA/PDK ルート、package/test 質問を明確にします。
• ルート、日程、価格、能力範囲は qualified partner の確認後に進めます。
• 範囲が未整理の場合は、MPW tools と readiness checklist で準備してから RFQ に進めます。