从 Prompt 到 Loop Engineering：为什么半导体 AI 需要可评审闭环
Loop engineering 比一次性 prompt 更适合半导体场景：MPW、P&ID-to-3D、BOM/RFQ 和制造数据都需要可重复、可审核、有人确认的工程闭环。
- →为什么一次性 prompting 不适合半导体
- →Loop engineering 在工程里是什么
- →闭环一：GDS 移动前的 MPW RFQ
- →闭环二：机械返工前的 P&ID-to-3D
- →闭环三：供应商沟通前的 BOM 与 RFQ
Loop engineering 最近开始成为 AI 工程里的一个重要说法。它不是说 prompt 不重要，而是说：真实业务里，一个 prompt 很少足够。真正有价值的是一套可以反复执行、检查、修正、再交给人审核的工作闭环。
这对半导体尤其重要。Fabless 团队不能只发一句模糊问题，就期待 MPW 路径、价格、排期和 PDK 都自动清楚。半导体设备商也不能只说“把 P&ID 变成 3D”，就跳过 BOM、客户零件库、gas stick 约束、接口检查和机械工程审核。采购团队不能把一份混乱 BOM 发出去，就假设供应商能正确报价。制造团队更不能只看一个模型建议，就替代工程签核。
所以半导体 AI 的基本单位，不应该是一次性答案，而应该是 review loop：收集输入、结构化、检查缺失项、进入人工评审、保存决策，再用这次决策推动下一轮。
为什么一次性 prompting 不适合半导体
Prompting 适合快速生成一段文字、摘要、翻译或初稿。但半导体工作里有很多不能被“流畅回答”替代的约束：设计 IP 边界、NDA 和 PDK 路径、出口和最终用途筛查、封装/测试假设、工程责任、供应商可报价性、CAD 验证和工艺签核。
问题不是 AI 不会写，而是第一版答案通常不是最终交付物。MPW 的第一版答案要变成非保密 RFQ brief；P&ID 理解要变成可审核的装配计划；BOM 清理要变成供应商可报价的 RFQ 包；制造数据摘要要变成带证据和边界的工程判断。
这就是为什么 loop engineering 更适合作为半导体 AI 的框架：AI 应该帮助工作流通过受控检查点，而不是把一个流畅回答包装成可以直接放行的决定。
Loop engineering 在工程里是什么
一个实用的 loop 至少有六个部分：
- 输入边界：先定义哪些信息适合公开入口，哪些必须等 NDA 或受控路径。
- 结构化：把邮件、表格、图纸或笔记变成别人能评审的字段。
- 缺口检查：找出缺失假设、矛盾点和风险标记。
- 人工评审：交给工程、商务、合规、供应商或伙伴确认。
- 决策保存：记录哪些被确认、拒绝或延后。
- 下一轮：把这次决策带入下一版 RFQ、装配计划、供应商问题或工艺评审。
这和现在 AI 研究的方向也一致：loop-style execution、prompt reliability、physics-in-the-loop CAD 都在强调同一件事：可靠的 AI 系统需要可重复的步骤、可验证的信号，以及在关键位置保留人工或工程验证。
闭环一：GDS 移动前的 MPW RFQ
很多早期 MPW 需求卡住，不是因为客户没有技术想法，而是第一版询价还不可评审。客户可能知道应用场景，但不知道工艺家族；节点可能只是想法，还不是已验证选择；die 面积、样品数量、封装、wafer probe、final test、国家、最终用途、tapeout 时间和 NDA/PDK 状态可能散落在邮件里，甚至完全没写。
有用的 AI loop 不应该一开始就要求客户提交 GDS。它应该帮助客户先整理一份非保密 first brief：
- 目标节点或可接受节点范围；
- 工艺家族，例如 analog、mixed-signal、RF、高压、BCD、sensor 或 eNVM 相关需求；
- 粗略 die 面积估算和样品数量；
- 封装、wafer probe 和 final test 假设；
- 客户国家/地区与最终用途背景；
- NDA、PDK、DRC/LVS 和 GDS 状态；
- 时间线，以及客户下一步真正需要确认什么。
这个输出不是 slot、价格或排期承诺。它的价值是把模糊需求整理成更适合人工评审和伙伴确认的材料。MST 的 MPW Desk 就是放在这个位置：无 GDS 的公开入口、准备度检查、封装/测试范围、NDA/PDK 路径准备，以及进入伙伴评审前的 review packet。
闭环二：机械返工前的 P&ID-to-3D
对半导体设备商来说，P&ID-to-3D 不是简单“图纸转换”。难点是上下文。P&ID 表达的是工艺意图、tag 和流向关系；原生 SOLIDWORKS 装配还需要 BOM 对齐、客户批准零件库、阀件和接头约束、gas stick 布局假设、空间边界、mates、维护空间、可制造性审核和 release control。
一个 loop-engineered CAD 工作流不应该停在“生成模型”。它应该经过结构化检查点：
- 读取 P&ID 符号和 tag；
- 把 tag 映射到 BOM 和客户零件库候选项；
- 标记缺失的接口、尺寸、材料、标准和评审规则；
- 准备 3D 布局和装配命令计划；
- 把异常交给机械工程师复核；
- 记录修正，让下一轮装配计划更好。
这就是 NeuroBox D 的工作框架。它的价值不是“AI 替代机械工程师”，而是减少 P&ID、BOM、零件库和原生 SOLIDWORKS 装配计划之间的重复翻译工作，并把最终批准保留在工程师手里。
闭环三：供应商沟通前的 BOM 与 RFQ
工业 RFQ 经常静默失败。买家发出表格、图纸和数量，但品牌、版本、材料、证书、替代料、交付条件或最终用途背景不完整。供应商要么猜，要么不报价，要么发回一长串补充问题。
寻源 loop 的价值是在供应商沟通前做整理：标准化物料行，发现缺失字段，归类相似项目，区分标准件和图纸件，标记替代风险，并生成供应商能回答的问题清单。商务判断仍然由人完成，AI 只是减少无效询价。
闭环四：进入下一轮工艺判断前的制造数据
制造数据也一样。Smart DOE、Virtual Metrology、R2R、OEE、报警、量测和良率记录，只有在能转化成下一轮工程问题时才真正有价值。AI 可以整理哪些条件变了、哪些证据不足、哪些异常值得看，以及下一轮评审应该关注什么。
但边界必须清楚：过程责任仍属于工程团队。AI 应该组织证据和提出评审问题，而不是悄悄替代工艺签核、客户验收或生产放行。
人仍然控制什么
Loop engineering 不会移除人。它改变的是人把判断力用在哪里。工程师应该少花时间重写散乱输入，多花时间判断路线是否技术有效、规则例外是否可接受、设计包是否准备好、供应商回复是否可信、下一轮工艺变更是否有依据。
对 MST 来说，这就是 AI 在半导体工程里的实际意义：AI 是准备层和 review loop 层。工程师、伙伴、晶圆厂、供应商和合规负责人仍然是决策者。
如何从 MST 开始一个 review loop
如果团队正在准备 MPW RFQ、NeuroBox D pilot 或工程寻源请求，第一步应该是一份非保密 brief。不要通过公开入口发送 GDS、RTL、网表、PDK 文件、客户 rulepack 或保密图纸。
先提交高层级范围。MST 可以帮助把它整理成可评审材料：MPW first brief、P&ID-to-3D pilot intake、BOM/RFQ cleanup，或制造数据评审问题清单。
查看 MST MPW 协调路径、了解 NeuroBox D P&ID-to-3D 能力，或通过 Contact 页面发送非保密 brief。
参考
- Good to Go: The LOOP Skill Engine That Hits 99% Success and Slashes Token Usage by 99% via One-Shot Recording and Deterministic Replay
- PRISM: Prompt Reliability via Iterative Simulation and Monitoring for Enterprise Conversational AI
- Physics-in-the-Loop: A Hybrid Agentic Architecture for Validated CAD Engineering Design
Related Articles
Need a native SOLIDWORKS assembly?
Send the P&ID scope, part-library expectations, rulepack boundary and target assembly output. MST reviews whether the case is suitable for native assembly generation with feature tree, mates and BOM context.